中古 TERADYNE J971SP #20697 を販売中
URL がコピーされました!
ID: 20697
ヴィンテージ: 1995
with 256 I/O pins, 1 Meg vector memory per pin, 60MHz Data rate (120MHz multiplexed data rate), +/- 500ps edge placement accuracy, MTO (memory test option), CTO (converter test option), WaveView option, 4 device power supplies with high current VS, Sun Ultra sparc 2 (or sparc 20 as host computer)
1995 vintage.
TERADYNE J971SP Final Test Equipmentは、高速ターンアラウンドデバイスのテストアプリケーションのスループットを最大化するために特別に設計されたマルチサイトのパラレルテストシステムです。自動車、RF、 ASIC/SoC試験アプリケーションなど、幅広いコンポーネント試験に適した汎用性の高いプラットフォームです。J971SPは生産効率を最大限に高めるように設計されており、異なる製品タイプとサイズに対応する柔軟性を備え、低コストで高いスループットを提供します。これは、低コストで重力ソートされたギャングスタイルのテストベッドと最適化されたハードウェアとソフトウェアの設計を実装することによって達成されます。このユニットは、単一のベンチトップパッケージで最大28の並列テストサイトを提供します。各サイトは、TLP (Test-Reel Loaded Processor)、低容量治具、SOJ、 QFP、 uBGA接続など、最大1.6Ghzのさまざまな高速テスト接続をサポートしています。高度なレーン配分技術を使用した複数の同時通信により、最大20Mb/sの高速データ転送をサポートします。このマシンは、単一のリソースボックスから拡張ボックスのデザインまで、複数のコントローラ設計を備えており、サイズとコストの最適化を可能にします。テストプログラムの実行を管理および監視するさまざまな方法を提供するために、いくつかのリモートコントロールステーションのオプションが利用可能です。マルチテストモードは、メモリと速度効率を向上させるために提供されます。uBGAとSOJピンの電気テストは、MEMS6技術に基づいており、最小チャネルのクロストークでより良いチャネル識別を提供します。TERADYNE J971SPは、既存の生産プロセスと容易に統合できます。GPIBを含む標準通信プロトコルのサポートにより、自動ハンドラや既存の測定機器への簡単な接続が可能です。さらに、J971SPは専用のSmartTestツールを含む高度な診断機能を提供しています。これにより、テストプログラムが自動的に生成され、テストが最適化され、テスト時間が短縮されます。また、保護されたピン、デジタルスレッショルド、スタックアットフォールト、クロストークを単一のスキャンで検査するFault Finderも含まれています。TERADYNE J971SPは、パフォーマンスを犠牲にすることなく、高スループット、低コスト、および柔軟性を必要とするテストアプリケーションに最適なソリューションです。その高度な診断機能、幅広い試験治具タイプ、および既存の生産プロセスへの容易な統合により、さまざまなコンポーネントを迅速かつ確実にテストするのに最適です。
まだレビューはありません